数字逻辑中如何画电路的时序图 有什么规则吗

鱼入猫巷 3个月前 已收到1个回答 举报

舞夜丿奈何 3星

共回答了30个问题采纳率:98.3% 评论

时序逻辑的输入信号较多,容易遗漏输入信号,画时序图的关键点是掌握时钟的触发方式(上沿、下沿、电平),在时钟的有效时刻,各个输入端的状态确定了输出状态,对照状态表就可以知道输出值。

如清零、置位、预置等信号,有同步的、有异步的,异步的是立即生效,同步的要在时钟有效瞬间生效。

有的输出通过逻辑门再反馈到输入,如果输入是同步方式,这个反馈信号就要等下一个时钟有效时刻才起作用,这个细节在设计 N 进制计数器时要特别注意。

16小时前

7
可能相似的问题

热门问题推荐

Copyright © 2024 微短问答 All rights reserved. 粤ICP备2021119249号 站务邮箱 service@wdace.com